Xilinx推出针对OpenCL、C和 C++的SDAccel开发—源码环境

　　赛灵思公司（Xilinx）推出针对 OpenCL、C 和 C++的S DAccel 开发，将单位功耗性能提高达25倍，从而利用FPGA实现数据中心应用加速。SDAccel 是赛灵思 SDx系列的最新，将业界首款支持 OpenCL、C 和 C++ 内核任意组合的架构优化编译器、库、开发板完美结合在一起，在 FPGA 上首次实现了完全类似 CPU/GPU 的开发和运行时间体验。

　　戴尔公司平台架构与技术及 CTO 办公室执行总监 Robert Hormuth 指出：“基于 FPGA 的技术有了新的突破，能支持优化的计算应用。在戴尔服务器部署的过程中，简化编程是决定采用 FPGA 加速器的关键障碍 。 毫无疑问，赛灵思开辟了一条正确的道，让开发人员能够借助一个软件，提高 FPGA 平台用户的生产力。”

　　IBM 电源开发副总裁兼 OpenPOWER 基金会总裁 (IBM vice president of Power Development and OpenPOWER president) Brad McCredie 表示：“IBM 高度赞赏赛灵思致力于实现其 FPGA 软件可编程性这一发展方向。利用 C、C++和 OpenCL 创建优化型 FPGA 加速器的高度灵活性和可靠的结果质量，能提升 IBM 为客户带来更大价值的能力。IBM OpenCL 对提高生产力大有裨益，同时我们正在与赛灵思展开紧密合作，将该技术应用到我们的 OpenPOWER 产品设计中。”

　　首款针对 OpenCL、C 和 C++ 的架构优化编译器

　　SDAccel 的架构优化编译器相对 CPU 或 GPU，单位功耗性能提高达25倍，相对其它 FPGA 解决方案，性能和资源效率提高3倍。SDAccel 采用了已被1,000多名程序员广泛使用的基础编译器技术。SDAccel 充分利用该编译器的功能，使软件开发人员能够利用新的或现有的 OpenCL、C 和C++ 代码创建高性能加速器，并针对计算搜索、图像识别、机器学习、编码转换、存储压缩和加密等各种数据中心应用中的存储器、数据流和流水线技术进行了精心优化。

　　在 FPGA 上首次实现完全类似 CPU/GPU 的开发体验

　　借助 SDAccel，开发人员能够使用其熟悉的工作流程优化应用，而且即便之前没有 FPGA 使用经验，也能受益于 FPGA 平台的优势。集成设计 (IDE) 不仅可提供编码模板和软件库，而且还能对各种开发目标进行编译、调试和特性分析，如在 X86平台上仿真、使用快速仿真进行性能验证以及在 FPGA 处理器上进行本地执行等。IDE 可在数据中心用 FPGA 平台上执行应用。该平台配套提供面向所有支持开发目标的自动仪器插入功能。此外，SDAccel 还经过精心设计，使 CPU/GPU 开发人员能够轻松将其应用迁移到 FPGA 上，同时还可在他们熟悉的工作流程中和复用 OpenCL、C 和 C++代码。

　　综合全面的 SDAccel 包括编程器用 IDE、基于C语言的 FPGA 优化库，以及数据中心用现成商用 (COTS) 平台。

　　SDAccel 库包括用于高性能低功耗实现方案的内置 OpenCL 函数、DSP、视频以及线性代数库。针对特定领域加速，赛灵思联盟合作 Auviz Systems 提供了精心优化的 OpenCV 和 BLAS OpenCL 兼容型软件库。原有的 COTS 包括 Alpha Data、Convey、Pico Computing，预计2015年年初还将增加更多。

　　在 FPGA 上首次实现完全与 CPU/GPU 的运行时间体验

　　只有 SDAccel 能够支持带有多个程序和类似 CPU/GPU 按需可加载计算单元的应用。与 CPU/GPU 类似，SDAccel 对于 FPGA 解决方案的独特之处，在于能够保持程序转换过程中的系统正常工作。SDAccel 是业界唯一能够创建可在应用运行过程中加载新加速器内核的 FPGA 计算单元的。 在整个应用执行过程中，存储器、以太网、PCIe和性能器等关键系统接口和功能均保持工作状态。即时可重配置的计算单元可让多个应用共享 FPGA 加速器。例如通过对运行系统编程，可支持图像搜索、视频转码和图像处理之间的切换。

　　供货情况

　　赛灵思在美国市举行的2014国际超算大会上实时演示了 SDAccel 产品。如需了解更多 SDAccel 早期试用版的功能，敬请联系本地的销售代表。如欲了解更多详情，敬请访问：。

　　该产品基于已发布的 Khronos 规范，有望通过 Khronos 一致性测试过程。如欲了解有关当前的一致性测试状态，敬请访问：。